1T-SRAM
(このテンプレート メッセージをいつどのように削除するかを学ぶ)
1T-SRAMは、MoSys， Inc. によって導入された疑似スタティック ランダム アクセス メモリ(PSRAM) テクノロジであり、組み込みメモリ アプリケーションで従来のスタティック ランダム アクセス メモリ(SRAM) に代わる高密度の代替手段を提供します。Mosys は、ダイナミック ランダム アクセス メモリ (DRAM) のような単一トランジスタ ストレージ セル (ビット セル) を使用しますが、メモリを SRAM と機能的に同等にする制御回路でビット セルを囲みます (コントローラは、プリチャージなどのすべての DRAM 固有の操作を隠します)。リフレッシュします）。1T-SRAM (および一般的な PSRAM) は、標準のシングル サイクル SRAM インターフェイスを備えており、周囲のロジックからは SRAM と同じように見えます。
1T-SRAM は 1 トランジスタのビット セルであるため、従来の (6 トランジスタ、つまり「6T」) SRAM よりも小さく、サイズと密度の点で組み込み DRAM ( eDRAM ) に近くなっています。同時に、1T-SRAM はマルチメガビット密度で SRAM に匹敵する性能を持ち、eDRAM より消費電力が少なく、従来の SRAM と同様に標準的なCMOSロジック プロセスで製造されます。
MoSys は、1T-SRAM を、システム オン チップ(SOC) アプリケーションでの組み込み (オンダイ) 用の物理IPとして販売しています。チャータード、SMIC、TSMC、UMC など、さまざまなファウンドリー プロセスで利用できます。一部のエンジニアは、MoSys の 1T-SRAM を「eDRAM」として提供しているため、1T-SRAM と「組み込み DRAM」という用語を同じ意味で使用しています。ただし、他のファウンドリは、1T-SRAM を別個の製品として提供しています。
コンテンツ
1 テクノロジー
2 他の組み込みメモリ技術との比較
3 こちらもご覧ください
4 参考文献
テクノロジー
1T SRAM は、バンク サイズの SRAM キャッシュとインテリジェント コントローラーに結合された小さなバンク (通常は 128 行 × 256 ビット/行、合計32キロビット)のアレイとして構築されます。通常の DRAM に比べてスペース効率は劣りますが、ワード ラインが短いため速度が大幅に向上するため、アレイはアクセスごとに完全なセンスとプリチャージ (RAS サイクル) を実行できるため、高速ランダム アクセスが可能になります。各アクセスは 1 つのバンクに対して行われるため、未使用のバンクを同時にリフレッシュできます。さらに、アクティブ バンクから読み出された各行は、バンク サイズの SRAMキャッシュにコピーされます。1 つのバンクへのアクセスが繰り返され、リフレッシュ サイクルの時間が確保できない場合は、2 つのオプションがすべての行が自動的にリフレッシュされる場合、すべての行が異なる行にアクセスされるか、一部の行が繰り返しアクセスされます。後者の場合、キャッシュはデータを提供し、アクティブなバンクの未使用の行をリフレッシュする時間を与えます。
1T-SRAM には 4 つの世代が
オリジナル 1T-SRAM
サイズは6T-SRAMの約半分、消費電力は半分以下。
1T-SRAM-M
携帯電話などのアプリケーション向けに、待機時消費電力を抑えたバリアントです。
1T-SRAM-R
ソフト エラーレートを下げるために ECCが 組み込まエリア ペナルティを回避するために、本質的にエラー レートが高い小さなビット セルを使用しますが、ECC はそれを補って余りあるものです。
1T-SRAM-Q
この「クワッド密度」バージョンは、わずかに非標準的な製造プロセスを使用して、より小さなフォールディング キャパシタを製造し、メモリ サイズを 1T-SRAM-R よりさらに半分にすることができます。これにより、ウェーハの製造コストがわずかに増加しますが、従来の DRAM キャパシタ構造のようにロジック トランジスタの製造に干渉することはありません。
他の組み込みメモリ技術との比較
1T-SRAM の速度は 6T-SRAM に匹敵します (マルチメガビット密度)。これは eDRAM よりも大幅に高速であり、「4 密度」バリアントはわずかに大きいだけです (10 ～ 15% と主張されています)。ほとんどのファウンドリ プロセスでは、eDRAM を使用した設計には追加の (そしてコストのかかる)マスクと処理ステップが必要であり、より大きな 1T-SRAM ダイのコストを相殺します。また、これらのステップのいくつかは非常に高い温度を必要とし、ロジック トランジスタが形成された後に実行する必要があり、トランジスタを損傷する可能性が
1T-SRAM は、デバイス (IC) の形でも入手できます。Nintendo GameCubeは、1T-SRAM をプライマリ (メイン) メモリ ストレージとして使用した最初のビデオ ゲーム システムです。ゲームキューブには専用の 1T-SRAM デバイスがいくつか1T-SRAMは、任天堂のWiiコンソールであるゲームキューブの後継機にも使用されています。
これは、ディスクリート コンデンサではなく、SOIトランジスタの寄生チャネル コンデンサを使用して構築された「コンデンサのない」DRAM セルである1T DRAMと同じではないことに注意して
MoSys は、1T-SRAM アレイについて次のサイズを主張しています。
1T-SRAM セル サイズ (μm²/bit または mm²/Mbit)
プロセス ノード250nm 180nm 130nm 90nm 65nm 45nm 6T-SRAM
ビットセル7.56 4.65 2.43 1.36 0.71 0.34
オーバーヘッドあり11.28 7.18 3.73 2.09 1.09 0.52 1T-SRAM
ビットセル3.51 1.97 1.10 0.61 0.32 0.15
オーバーヘッドあり7.0 3.6 1.9 1.1 0.57 0.28
1T-SRAM-Q
ビットセル0.50 0.28 0.15 0.07
オーバーヘッドあり1.05 0.55 0.29
0.14
こちらもご覧ください
米国特許第 7，146，454 号「Hiding refresh in 1T-SRAM Architecture」* ( Cypress Semiconductorによる) は、SRAM キャッシュを使用して DRAM リフレッシュを隠す同様のシステムを説明しています。
参考文献
Glaskowsky、Peter N. (1999-09-13)。「MoSys が 1T-SRAM テクノロジを説明: 独自のアーキテクチャがリフレッシュを隠し、DRAM を SRAM のように機能させる」 (PDF) . マイクロプロセッサ レポート。13 (12) . 2007 年10 月 6 日閲覧。
ジョーンズ、マーク エリック （2003-10-14)。1T-SRAM-Q: Quad-Density Technology Reins in Spiraling Memory Requirements (PDF) (レポート)。モーシス株式会社 2007 年10 月 6 日閲覧。
MoSysホームページ
米国特許第 6，256，248 号は、1T-SRAM の中心にある DRAM アレイを示しています。
米国特許第 6，487，135 号では、「1T DRAM」という用語を使用して、1T-SRAM の内部を説明しています。
若者たち、Techfor （2002-12-16)。「1-T SRAM マクロは、SoC 設計に迅速に統合できるように事前構成されています」 . 2019-07-20のオリジナルからのアーカイブ。2020年8月21日閲覧。
カタルド、アンソニー （2002-12-16)。「NEC、Mosys が組込み DRAM の限界を押し上げる」 . EEタイムズ。ISSN 0192-1541 . 2007 年10 月 6 日閲覧。