C-element
デジタル演算、ミューラーC素子は、（C-ゲート、ヒステリシスフリップフロップ、一致するフリップフロップ、または両手安全回路）小さいバイナリ論理回路幅広くの設計に使用される非同期回路およびシステム。すべての入力が0の場合は0を出力し、すべての入力が1の場合は1を出力し、それ以外の場合は出力状態を保持します。1955年にDavidE。Muller によって正式に指定され、ILLIACIIコンピューターで最初に使用されました。格子の理論の観点から、C要素は半モジュラー分配回路であり、その時間内の動作はハッセ図で表されます。 C要素はランデブーおよび結合要素と密接に関連しており、入力を2回続けて変更することはできません。場合によっては、遅延間の関係がわかっている場合、C要素は積和（SOP）回路として実現できます。 C要素を実装するための初期の手法 には、シュミットトリガー、 Eccles-Jordanフリップフロップ、および最後の移動点フリップフロップが含まれます。
ナイーブ（Earleラッチに基づく）の実装と環境の
遅延
C要素と包括的ORゲートのタイミング図
C要素には許容され、Join要素には許容されない環境の動作
C要素と包括的ORゲートのマジョリティゲートの実現（a）; Maevsky（b）、Tsirlin（c）、Murphy（d）によって提案された実現
2入力および3入力のC要素の静的実装
2入力および複数入力のC要素の半静的実装。
より高速なバージョンについては、を参照してください デビッドセル（a）とその高速実装：ゲートレベル（b）とトランジスタレベル（c）
コンテンツ
1 真理値表と遅延の仮定
2 C要素の実装
2.1 ゲートレベルの実装 2.2 静的および半静的な実装 2.3 一般化と非トランジスタの実装
3 参考文献
4 外部リンク
真理値表と遅延の仮定
2つの入力信号の場合、C要素は次の式で定義されます。
yn X 1X2 （（ X1 X
2）。y n − 1 { y_ {n} = x_ {1} x_ {2} +（x_ {1} + x_ {2}）y_ {n-1}}
、これは次の真理値表に対応します。X 1 { x_ {1}}
X 2 { x_ {2}}
y n
{ y_ {n}}
0 0 0 0 1y n − 1 { y_ {n-1}}
1 0y n − 1 { y_ {n-1}}
1 1 1
このテーブルは、カルノー図を使用して回路に変換できます。ただし、遅延の仮定については何も言われていないため、取得した実装は単純です。得られた回路がどのような条件下で機能するかを理解するには、追加の分析を行う必要が
delay1は、ノード1から環境を経由してノード3への伝播遅延です。
delay2は、ノード1からノード3への内部フィードバックを介した伝搬遅延です。
delay1はdelay2より大きくなければなりません。
したがって、単純な実装は、遅い環境に対してのみ正しいものです。 C要素の定義は、多値論理または連続信号に対しても簡単に一般化できます。
もしも X1 =X 2= 。 =X
m それから y n =
どれか（（ X1 X 2
、 。 、X m ）。 それ以外 y n = y n −
1 { { text {if}} x_ {1} = x_ {2} = … = x_ {m}、{ text {then}} y_ {n} = { text {any}}（x_ {1}、x_ {2}、…、x_ {m}）、{ text {else}} y_ {n} = y_ {n-1}。}
たとえば、2つの入力を持つバランスの取れた3値C要素の真理値表は次のようになります。X 1 { x_ {1}}
X 2 { x_ {2}}
y n
{ y_ {n}}
-1 -1 -1 -1 0 y n − 1
{ y_ {n-1}}
-1 1 y n − 1 { y_ {n-1}}
0 -1 y n − 1 { y_ {n-1}}
0 0 0 0 1y n − 1 { y_ {n-1}}
1 -1 y n − 1 { y_ {n-1}}
1 0y n − 1 { y_ {n-1}}
1 1
1
C要素の実装
スイッチング速度と消費電力の要件に応じて、Cエレメントは粗い回路または細かい回路として実現できます。また、C要素の単一出力と差分の実現を区別する必要がNANDのみ（NORのみ）を使用して差分実現が可能です。単一出力の実現は、次の場合にのみ実行可能です。
Cエレメントの各入力が個別のインバーターを介してその出力に接続されている回路は、すべてのインバーターが励起されている状態に対して半モジュラーです。
この状態は、Cエレメントの出力ゲートで有効です。
ゲートレベルの実装
論理ゲート上に構築されたC要素のさまざまな単一出力回路がいくつか 特に、いわゆるMaevskyの実装 は、大まかに基づいた非分配回路です。同時実行性を高めるために、非分散性が導入されることがこの回路の3NANDゲートは、2つの2NANDゲートに置き換えることができます。2入力ゲートのみを使用するC素子は、Tsirlin によって提案され、Starodoubtsev etalによって合成されました。タクソグラム言語の使用この回路は、Bartky に起因する（参照なしの）回路と一致し、入力ラッチなしで動作できます。2つのRSラッチ上に構築されたCエレメントのさらに別のバージョンは、Petrifyツールを使用してMurphy によって合成されました。ただし、この回路には、入力の1つに接続されたインバータが含まれています。このインバーターにはわずかな遅延が必要です。ただし、たとえば、すでに1つの反転入力があるRSラッチの実現が速度に依存しないアプローチ は、すべてのゲートでゼロ遅延入力インバーターが使用可能であると想定しています。これは、真の速度に依存しない違反ですが、実際にはかなり安全です。この仮定を使用する他の例も存在します。
静的および半静的な実装
彼の報告で、ミュラーはフィードバック付きの多数派ゲートとしてC要素を実現することを提案しました。ただし、内部遅延のスキューに関連する危険を回避するために、マジョリティゲートにはできるだけ少数のトランジスタを搭載する必要が 一般に、タイミングの仮定が異なるC要素は、AND-OR-Invert（AOI） またはそのデュアルOR-AND-Invert（OAI）ゲート とインバーター。Varshavskyらが特許を取得したさらに別のオプション。 は、入力信号が互いに等しくない場合にそれらをシャントすることです。非常に単純であるため、これらの実現は短絡のためにより多くの電力を消費します。追加の多数決ゲートをCエレメントの反転出力に接続すると、包括的OR（EDLINCOR）関数が得られます。
zn X 1X2 （（ X1 X
2）。 y n ¯ { z_ {n} = x_ {1} x_ {2} +（x_ {1} + x_ {2}）{ overline {y_ {n}}}}
。パルスディストリビュータのようないくつかの単純な非同期回路は、多数ゲートのみで構築できます。
セミスタティックCエレメントは、SRAMセルと同様に、2つの交差結合インバーターを使用して以前の状態を保存します。インバーターの1つは回路の他の部分よりも弱いため、プルアップおよびプルダウンネットワークによって圧倒される可能性が両方の入力が0の場合、プルアップネットワークはラッチの状態を変更し、C要素は0を出力します。両方の入力が1の場合、プルダウンネットワークはラッチの状態を変更し、C要素を作成します。出力a1。それ以外の場合、ラッチの入力はどちらにも接続されV dd
{ V _ { text {dd}}}
またはアースであるため、弱いインバータが支配的であり、ラッチは前の状態を出力します。負性微分抵抗（NDR）を備えたデバイス上に構築されたセミスタティックCエレメントのバージョンも NDRは通常、小信号用に定義されているため、このようなCエレメントが全範囲の電圧または電流で動作することを期待することは困難です。【独自の研究？]
一般化と非トランジスタの実装
マジョリティゲートはスレッショルドゲートの特定のケースであるため、スレッショルドゲートの既知の実現は、原則としてC要素の構築に使用できます。ただし、複数値の場合、多数決ゲートの出力を1つまたは複数の入力に接続しても、望ましい効果が得られない場合がたとえば、として定義された三項多数決関数を使用します。y =
{{+ 1
もしもX1 X 2 X3 + 1 0
もしもX1 X 2 X3
0 − 1 もしもX1 X 2 X3 − 1
{ y = { begin {cases} + 1＆{ text {if}} x_ {1} + x_ {2} + x_ {3} geqslant + 1、\ 0＆{ text {if}} x_ {1} + x_ {2} + x_ {3} = 0、\-1＆{ text {if}} x_ {1} + x_ {2} + x_ {3} leqslant -1 end {ケース}}}
合計が真理値表で指定された三項C要素につながることはありません 1X 2 X 3
{ x_ {1} + x_ {2} + x_ {3}}
ペアに分割されただし、そのような分割がなくても、2つの三項多数決関数は三項包括的ORゲートを構築するのに適しています。Maevsky回路とTsirlin回路はどちらも、実際にはいわゆるDavidセルに基づいています。その高速トランジスタレベルの実装は、提案されているセミスタティックCエレメントで使用されます。パストランジスタ（実際にはMUX 2：1）を使用するさらに別の半静的回路が提案されています。 C元素を含む非同期プリミティブを実現するのに適した他の技術は、カーボンナノチューブ、単一電子トンネリングデバイス、量子ドット、および分子ナノテクノロジーです。
参考文献
^ IE Sutherland、「Micropipelines」、Communications of the ACM、vol。32、いいえ。6、pp。720–738、1989。
^ CH van Berkel、「等時性フォークに注意してください」、レポートUR 003/91、Philips Research Laboratories、1991年。
^ VB Marakhovsky、非同期回路の論理設計。コースのスライド。CS＆SE部門、SPbPU。
^ VI Varshavsky、NM Kravchenko、VB Marakhovsky、BS Tsirlin、「Hフリップフロップ」、ソ連の作者証明書SU1562964、1990年7月5日。
^ VI Varshavsky、「β駆動しきい値要素」、IEEE Great Lakes Symposium on VLSI 1998、52〜58ページ。
^ VI Varshavsky、「しきい値要素とその設計方法」、特許US6338157、2002年1月8日。
^ YA Stepchenkov、YG Dyachenko、AN Denisov、YP Fomin、「Hフリップフロップ」、特許RU2371842、2009年10月27日。
^ A. Bystrov、A。Yakovlev、直接マッピングによる非同期回路合成：環境へのインターフェース。ニューカッスルアポンタイン大学CS学部テクニカルレポート、2001年10月。
^ D. E. Muller、非同期回路の理論。レポート番号 66、デジタルコンピュータ研究所、イリノイ大学アーバナシャンペーン校、1955年。
^ HC Breadley、「ILLIAC II —簡単な説明と注釈付き参考文献」、IEEE Transactions on Electronic Computers、vol。EC-14、いいえ。3、pp。399–403、1965。
^ MullerおよびWSBartky、「非同期回路の理論」、Int。ハーバード大学のスイッチング理論に関するシンポジウム、pp。204–243、1959。
^ WJ Poppelbaum、デジタルマシンの理論の紹介。数学、EE 294講義ノート、イリノイ大学アーバナシャンペーン校。
^ J. Gunawardena、「安全なネットのミューラー展開のための一般化されたイベント構造」、Int。並行性理論に関する会議（CONCUR）1993、pp。278–292。
^ MJ Stucki、SM Ornstein、WA Clark、「マクロモジュールの論理設計」、Proceedings of AFIPS 1967、pp。357–364。
^ JC Ebergen、J。Segers、I。Benko、「並列プログラムと非同期回路設計」、Workshops in Computing、pp。50–103、1995。
^ PA Beerel、JR Burch、TH Meng、「速度に依存しない回路の組み合わせ等価性のチェック」、システム設計の形式手法、vol。13、いいえ。1、pp。37-85、1998。
^ H. Park、A。He、M。Roncken、X。Song、「相対タイミングのコンテキストで再検討されたセミモジュラー遅延モデル」、IET Electronics Letters、vol。51、いいえ。4、pp。332–334、2015。
^ 技術進歩報告、1959年1月、イリノイ大学アーバナシャンペーン校。
^ W。J. Poppellbaum、NE Wiseman、「新しいイリノイコンピュータの回路設計」、レポート番号。90、イリノイ大学アーバナシャンペーン校、1959年。
^ NP Singh、セルフタイムシステムの設計方法論。修士論文、MIT、1981年、98ページ。
^ J. Cortadella、M。Kishinevsky、チュートリアル：STG仕様からの制御回路の合成。サマースクール、リンビー、1997年。
^ JM Johnson、3値論理要素を使用したセルフタイム統合システムの理論と応用。博士論文。カリフォルニア大学サンタバーバラ校。1989年。
^ A. Mokhov、V。Khomenko、D。Sokolov、A。Yakovlev、「回路の堅牢性を強化するためのデュアルレール制御ロジックについて」、IEEEInt。システム設計への並行性の適用に関する会議（ACSD）2012、112〜121ページ。
^ BS Tsirlin、「速度に依存しないAND-NOTベースで回路を実現するための同等の問題の調査」、Soviet Journal of Computer and Systems Sciences、vol。24、1986、頁58から69（Б.С.Цирлин、 “”ОбзорэквивалентныхпроблемреализациисхемвбазисеИ-НЕ、независящихотскорости””、Изв。АНСССР、Техническаяのкибернетика、№2、1986、с。159 –171）。
^ BS Tsirlin、「Hフリップフロップ」、ソ連の作者の証明書SU1096759、1984年6月7日。
^ BS Tsirlin、「複数入力Hフリップフロップ」、ソ連の著者の証明書SU1162019、1985年6月15日。
^ M. Kuwako、T。Nanya、「異なる遅延モデルに基づく非同期回路のタイミング信頼性評価」、IEEE International Symposium on Advanced Research in Asynchronous Circuits and Systems（ASYNC）1994、pp。22–31。
^ JA Brzozowski、K。Raahemifar、「C要素のテストは初歩的ではない」、非同期設計方法論に関する作業会議（ASYNC）1995、150〜159ページ。
^ PA Beerel、JR Burch、TH Meng、「速度に依存しない回路の組み合わせ等価性のチェック」、システム設計の形式手法、vol。13、いいえ。1、1998、pp。37–85。
^ VI Varshavsky、OV Maevsky、Yu。V. Mamrukov、BS Tsirlin、「Hフリップフロップ」、ソ連の作者の証明書SU1081801、1984年3月23日。
^ BS Tsirlin、「H-フリップフロップ」、ソ連の作者の証明書SU1324106、1987年7月15日。
^ NA Starodoubtsev、SA Bystrov、「2入力ゲート非同期回路の合成のための単調動作の改良」、IEEEInt。回路とシステムに関する中西部シンポジウム（MWSCAS）2004、vol。I、pp。I-521–524。
^ JPマーフィー、「ラッチベースのCエレメントの設計」、Electronics Letters、vol。48、いいえ。19、2012、pp。1190–1191。
^ VAMaksimovとYa。Y A。Petrichkovich「RSフリップフロップ」、ソ連の作者の証明書SU1164867、1985年6月30日。
^ P.BeerelとTH-Y。孟。「速度に依存しない回路の自動ゲートレベル合成」、IEEE / ACMInt。コンピュータ支援設計に関する会議（ICCAD）1992、581〜587ページ。
^ A. Kondratyev、M。Kishinevsky、B。Lin、P。Vanbekbergen、およびA. Yakovlev、「速度に依存しない回路の基本的なゲート実装」、ACM Design Automation Conference（DAC）1994、56〜62ページ。
^ AV Yakovlev、AM Koelmans、A。Semenov、DJ Kinniment、「ペトリネットを使用した非同期制御回路のモデリング、分析、および合成」、Integration、VLSI Journal、vol。21、いいえ。3、pp。143-170、1996。
^ D. Hampel、K。Prost、およびN. Scheingberg、「相補型MOSデバイスを使用したしきい値ロジック」、特許US3900742、1975年8月19日。
^ D. Doman、 CMOSライブラリのエンジニアリング： ウェイバックマシンで2015年10月8日にアーカイブされた競争力のあるシリコンのためのデジタルデザインキットの強化。Wiley、2012年、327ページ。
^ KS Stevens、R。Ginosar、S。Rotem、「相対タイミング」、IEEE Transactions on Very Large Scale Integration（VLSI）Systems、vol。11、いいえ。1、pp。129–140、2003。
^ H. Zemanek、「Sequentielle asynchrone Logik」、Elektronische Rechenanlagen、vol。4、いいえ。6、pp。248–253、1962。ロシア語でもГとして入手可能。Цеманек、 “”Последовательнаяасинхроннаялогика”、MеждународныйсимпозиумИФАКТеорияконечныхи 232〜245。
^ W. Fleischhammer、「非同期双安定トリガー回路の改善または関連」、英国特許明細書GB1199698、1970年7月22日。
^ T.-Y. Wuu and SBK Vrudhula、「高速で面積効率の高いマルチ入力ミュラーCエレメントの設計」、IEEE Transactions on Very Large Scale Integration（VLSI）Systems、vol。1、いいえ。2、pp。215–219、1993。
^ HKO Berge、A。Hasanbegovic、S。Aunet、「超低電圧電源用の少数3関数に基づくミュラーC要素」、IEEEInt。電子回路とシステムの設計と診断に関するシンポジウム（DDECS）2011、pp。195–200。
^ VI Varshavsky、AY Kondratyev、NM Kravchenko、およびBS Tsirlin、「Hフリップフロップ」、ソ連の著者の証明書SU1411934 1988年7月23日。
^ VI Varshavsky、NM Kravchenko、VB Marakhovsky、およびBS Tsirlin、「Hフリップフロップ」、ソ連の著者の証明書SU1443137、1988年12月7日。
^ DA Pucknell、「デジタルシステム表現および関連する設計プロセスへのイベント駆動型ロジック（EDL）アプローチ」、IEE Proceedings E、Computers and Digital Techniques、vol。140、いいえ。2、pp。119-126、1993。
^ A. Yakovlev、M。Kishinevsky、A。Kondratyev、L。Lavagno、M。Pietkiewicz-Koutny、「OR因果関係を伴う非同期回路動作のモデルについて」、システム設計の形式手法、vol。9、いいえ。3、pp。189-233。1996年。
^ JC Nelson、速度に依存しないカウント回路。レポート番号 71、デジタルコンピュータ研究所、イリノイ大学アーバナシャンペーン校、1956年。
^ C.-H. Lin、K。Yang、AF Gonzalez、JR East、P。Mazumder、GI Haddad、「RTD / HBTヘテロ構造を使用したInPベースの高速デジタル論理ゲート」、Int。リン化インジウムおよび関連材料に関する会議（IPRM）1999、pp。419–422。
^ P. Glosekotter、C。Pacha、KF Goser、W。Prost、S。Kim、H。vanHusen他、「RTBT単安定双安定論理遷移要素（MOBILE）に基づく非同期回路設計」、シンポジウム統合Circuits and Systems Design 2002、pp。365–370。
^ V. Beiu、JM Quintana、MJ Avedillo、「しきい値ロジックのVLSI実装–包括的な調査」、IEEE Transactions on Neural Networks、vol。14、いいえ。5、pp。1217–1243、2003。
^ V. Varshavsky、B。Ovsievich、「三元多数派要素で構成されるネットワーク」、IEEE Transactions on Electronic Computers、vol。EC-14、いいえ。5、pp。730–733、1965。
^ M.CourvoisierおよびP.Azema、「要求/確認操作モードを備えた非同期シーケンシャルマシン」、IEE Electronics Letters、Vol。10、いいえ。1、pp.8-10、1974。
^ SM Fairbanks、「Two-stage Muller C-element」、米国特許US6281707、2001年8月28日。
^ A. Morgenshtein、M。Moreinis、R。Ginosar、「非同期ゲート拡散入力（GDI）回路」、IEEE Transactions on Very Large Scale Integration（VLSI）Systems、vol。12、いいえ。8、pp。847–856、2004。
^ S. Safiruddin、SD Cotofana、「単一電子トンネリングデバイスを使用した遅延の影響を受けない回路のビルディングブロック」、IEEE Conference on Nanotechnology 2007、pp。704–708。
^ VI Varshavsky、「論理設計と量子チャレンジ」、Int。低次元構造に基づくデバイスの物理学とコンピュータモデリングに関するワークショップ1995年、134〜146ページ。
^ AJマーチン、P.プラカシュ、「非同期ナノエレクトロニクス：予備的調査」 アーカイブで2016年3月4日ウェイバックマシン、IEEEのInt。非同期回路およびシステムに関するシンポジウム（ASYNC）2008、pp。58–68。
外部リンク
Workcraftツール：C要素の合成と検証”