HAL_SPARC64
SPARC64は、HAL Computer Systemsによって開発され、富士通によって製造されたマイクロプロセッサです。これは、最初のマイクロプロセッサであるSPARC V9命令セットアーキテクチャ（ISA）を実装しています。SPARC64はHALの最初のマイクロプロセッサであり、SPARC64ブランドの最初のものでした。101および118MHzで動作します。SPARC64は、富士通のシステムでのみ使用されていました。最初のシステムであるFujitsuHALstationModel330およびModel350ワークステーションは、1995年9月に正式に発表され、2年遅れの1995年10月に導入されました。 1996年にSPARC64II（以前はSPARC64 +として知られていました）に引き継がれました。
SPARC64
一般情報
発売
1995 ; 27年前 （1995）
によって設計された
HALコンピューターシステム
一般的なメーカー
富士通
パフォーマンス
最大。CPU クロックレート
101 MHz〜118 MHz
アーキテクチャと分類
指図書 SPARC V9 物理的仕様
コア
1
コンテンツ
1 説明
1.1 CPUダイ 1.2 MMUが死ぬ 1.3 キャッシュが死ぬ 1.4 物理的
2 SPARC64 II
3 SPARC64 GP
3.1 それ以降のバージョン
4 も参照してください
5 ノート
6 参考文献
説明
SPARC64は、サイクルごとに4つの命令を発行し、それらを順不同で実行するスーパースカラーマイクロプロセッサです。これは、CPUダイ、MMUダイ、4つのCACHEダイ、およびCLOCKダイの7つのダイで構成されるマルチチップ設計です。
CPUダイ
CPUダイには、ロジックの大部分、すべての実行ユニット、およびレベル0（L0）の命令キャッシュが含まれています。実行ユニットは、アドレスユニット、浮動小数点ユニット（FPU）、メモリユニットの2つの整数ユニットで構成されます。FPUハードウェアは、融合乗算加算（FMA）ユニットと除算ユニットで構成されています。ただし、FMA命令は、 SPARC64 VIの時点でのみ、実際に融合されています（つまり、単一の丸めが使用されています）。 FMAユニットはパイプライン化されており、4サイクルのレイテンシと1サイクルのスループットが分割ユニットはパイプライン化されておらず、レイテンシーが大幅に長くなっています。L0命令キャッシュの容量は4KBで、直接マッピングされ、1サイクルのレイテンシが
CPUダイはCACHEに接続され、MMUダイは10個の64ビットバスによって接続されます。仮想アドレスを伝送する4つのアドレスバスは、各キャッシュダイにつながります。2つのデータバスは、レジスタファイルからデータキャッシュを実装する2つのCACHEダイにデータを書き込みます。各CACHEダイから1つずつ、合計4つのバスがデータまたは命令をCPUに配信します。
CPUダイには270万個のトランジスタが含まれ、297mm2の領域で17.53mmx 16.92 mmの寸法があり、 817個の信号バンプと1，695個の電力バンプが
MMUが死ぬ
MMUダイには、メモリ管理ユニット、キャッシュコントローラ、および外部インターフェイスが含まれています。SPARC64には、メモリと入出力（I / O）用の個別のインターフェイスがメモリへのアクセスに使用されるバスは128ビット幅です。システムインターフェイスは、64ビットの非同期バスであるHAL I / O（HIO）バスです。MMUのダイ面積は163mm2です。
キャッシュが死ぬ
4つのダイがレベル1（L1）命令とデータキャッシュを実装し、それぞれ2つのダイが必要です。両方のキャッシュの容量は128KBです。両方のキャッシュのレイテンシーは3サイクルであり、キャッシュは4ウェイセットアソシアティブです。データキャッシュは、エラー訂正コード（ECC）とパリティによって保護されています。128バイトのラインサイズを使用します。各CACHEダイは、64KBのキャッシュとキャッシュタグの一部を実装します。
キャッシュダイには430万個のトランジスタが含まれ、 142mm2のダイ領域に対して14.0mmx10.11mmの寸法が1，854個のはんだバンプがあり、そのうち446個が信号で、1408個が電力です。
物理的
SPARC64は2190万個のトランジスタで構成されていました。これは、富士通がCS-55プロセス、0.40μmの4層金属相補型金属-酸化膜-半導体（CMOS）プロセスで製造したものです。7つのダイは、長方形のセラミックマルチチップモジュール（MCM）にパッケージ化されており、MCMの下側にはんだバンプで接続されています。MCMには565個のピンがあり、そのうち286個は信号ピン、218個は電源ピンであり、ピングリッドアレイ（PGA）として編成されています。MCMには、7つのダイを接続する幅の広いバスが
SPARC64 II
SPARC64 II
一般情報
発売 1996年 製造中止 1998年 によって設計された
HALコンピューターシステム
一般的なメーカー
富士通
パフォーマンス
最大。CPU クロックレート
141〜161 MHz
アーキテクチャと分類
指図書 SPARC V9 SPARC64 II（SPARC64 +）は、SPARC64をさらに発展させたものです。これは、第2世代のSPARC64マイクロプロセッサーです。141MHzと161MHzで動作しました。これは、1996年11月と1996年12月にそれぞれ導入されたHALstationモデル375（141 MHz）およびモデル385（161 MHz）ワークステーションで富士通によって使用されました。SPARC64 IIは、1998年にSPARC64IIIに引き継がれました。
SPARC64 IIは、新しいプロセスと回路の調整によってクロック周波数が高くなるため、パフォーマンスが向上します。また、次のマイクロアーキテクチャの改善により、1サイクルあたりの命令数（IPC）が増加します。
レベル0（L0）命令キャッシュの容量は2倍の8KBになりました。
物理レジスタの数が116から128に増え、レジスタファイルの数が4から5に増えました。
ブランチ履歴テーブルのエントリ数は2倍の2，048になりました。
これは、富士通がCS-60プロセス、0.35μm、5層の金属CMOSプロセスで製造したものです。新しいプロセスにより、ダイの面積が削減され、CPUダイのサイズは202 mm 2、MMUダイのサイズは103 mm 2、CACHEダイのサイズは84mm2になりました。
SPARC64 GP
SPARC64 GP
一般情報
発売 1997年 製造中止 2002年 によって設計された
HALコンピューターシステム
一般的なメーカー
富士通
パフォーマンス
最大。CPU クロックレート
225〜275 MHz〜600〜810 MHz
アーキテクチャと分類
指図書 SPARC V9 SPARC64 GPは、HALおよびFujitsuによって開発され、FujitsuGP7000FおよびPrimePowerサーバーで使用される一連の関連マイクロプロセッサです。最初のSPARC64GPは、SPARC64IIをさらに発展させたものです。これは第3世代のSPARC64マイクロプロセッサであり、導入される前はSPARC64IIIとして知られていました。SPARC64 GPは、225、250、および275MHzのクロック周波数で動作しました。これは、マルチプロセッシングをサポートするHALの最初のマイクロプロセッサでした。主な競合他社は、HP PA-8500、IBM POWER3、およびSunUltraSPARCIIでした。SPARC64 GPは1997年7月にテープアウトされました。 1998年4月11日に発表され、1998年12月に225および250MHzバージョンが導入されました。1999年3月に275MHzバージョンが導入されました。
これは、CPUダイと4つのCACHEダイのうちの2つを変更して統合した、SPARC64IIのシングルダイ実装でした。MMUの置き換えや、ウルトラポートアーキテクチャを使用した新しいシステムインターフェイスなど、マイクロアーキテクチャに多くの変更と改善が加えられました。
分岐予測が改善され、クロック周波数を改善するための追加のパイプラインステージと、加算および減算命令を実行できる2番目のFPUがありました。ダイ領域を節約するために最初のFPUの複製ではなく、機能の少ないFPUが追加されました。2番目のFPUは最初のFPUの半分のサイズです。すべての命令に対して3サイクルのレイテンシが複雑なSPARC64IIメモリ管理ユニット（MMU）は、 Solarisオペレーティングシステムと互換性のあるより単純なものに置き換えられました。以前は、SPARC64システムはSPARC64 / OSを実行していました。これは、SPARC64をサポートするHALによって開発されたSolarisの派生物です。
L1キャッシュの容量は128KBから64KBに半分になり、ダイ領域が削減されました（4つのCACHEダイのうち2つだけがSPARC64 IIから統合された理由）。関連するパフォーマンスの低下は、1〜16MBの容量を持つ大規模な外部L2キャッシュを提供することで軽減されました。L2キャッシュには、マイクロプロセッサと同じまたはハーフクロック周波数で動作する専用の128ビットデータバスを使用してアクセスします。L2キャッシュは包括的です。つまり、L1キャッシュのスーパーセットです。L1キャッシュとL2キャッシュはどちらも、データがECCによって保護され、タグがパリティによって保護されています。
SPARC64 II独自のシステムインターフェイスは、 UltraPortArchitectureと互換性のあるものに置き換えられました。これにより、SPARC64IIIはSunMicroelectronicsのチップセットを使用できるようになりました。システムバスは、マイクロプロセッサの周波数の半分、3分の1、4分の1、または5分の1で、最大150MHzまで動作します。
これには1760万個のトランジスタが含まれており、そのうち600万個はロジック用で、1160万個はキャッシュとTLBに含まれています。ダイの面積は210mm2です。これは、富士通がCS-70プロセス、0.24μm、5層金属、CMOSプロセスで製造したものです。これは、42.5 mm x 42.5 mmの寸法の957パッドフリップチップランドグリッドアレイ（LGA）パッケージにパッケージ化されています。957個のパッドのうち、552個は信号用で、405個は電源とアース用です。
内部電圧は2.5V、I/O電圧は3.3Vです。275MHzで60Wのピーク消費電力。ウルトラポートアーキテクチャ（UPA）信号は、3.3 V疑似エミッタ結合論理（PECL）レベルと互換性のある差動クロック信号を除いて、3.3 V低電圧トランジスタトランジスタロジック（LVTTL）レベルと互換性が
それ以降のバージョン
2番目と3番目のSPARC64GPは、第4世代のSPARC64マイクロプロセッサーです。2番目のSPARC64GPは、最初のSPARC64 GPをさらに発展させたもので、400〜563MHzで動作しました。400MHzと450MHzで動作する最初のバージョンは、2000年8月1日に導入されました。L1命令とデータキャッシュが大きく、容量がそれぞれ128KBに倍増しました。16，384エントリで構成されるより大きなBHTの結果として、より良い分岐予測。ビジュアルインストラクションセット（VIS）のサポート。ダブルデータレート（DDR）SRAMから構築されたL2キャッシュ。これには3000万個のトランジスタが含まれており、富士通がCS80プロセス（6レベルの銅配線を使用した0.18μmのCMOSプロセス）で製造しました。I/Oには1.8Vの内部電源と2.5または3.3Vの電源を使用しました。これは、37.5 mm x 37.5 mmの1，206コンタクトボールグリッドアレイ（BGA）にパッケージ化されていました。1，206の接点のうち、552は信号で、405は電源またはアースです。
3番目のSPARC64GPは、マイクロアーキテクチャの点で2番目と同じでした。600〜810MHzで動作しました。最初のバージョンは2001年に導入されました。700、788、および810 MHzバージョンは2002年7月17日に導入されました。これは、6レベルの銅配線を備えた0.15μmCS85プロセスで富士通によって製造されました。I/Oには1.5Vの内部電源と1.8または2.5Vの電源を使用しました。
も参照してください
SPARC64 V（、SPARC64 V +、VI、VII、VII +、VIIIfx、IXfx、X、X +、およびXIfxについても説明します）
ノート
^ 「HALはついに64ビットHALstationラインで市場に登場します」 ^ 「SPARC64VI拡張機能」 56ページ、Fujitsu Limited、リリース1.3、2007年3月27日 ^ SPARCII 製品の概要 ^ Song、 “HAL Packs SPARC64; intoSingleChip”。
^ 富士通のPRIMEPOWERサーバーがもう1つの大きなパフォーマンス向上を実現
参考文献
Computergram（1994年3月11日）。[「HALが富士通から最初の64ビットSPARCシリコンを取得」]。コンピュータービジネスレビュー。
Computergram（1995年9月19日）。[「HALがついに64ビットHALstationラインで市場に登場」]。コンピュータービジネスレビュー。
富士通株式会社（2002年7月17日）。富士通のPRIMEPOWERサーバーは、パフォーマンスをさらに向上させます。（プレスリリース）。
富士通株式会社（2002年7月17日）。SPARC64 GP400-810MHzテクニカルサマリー。
HALコンピューターシステム。SPARC64。
HALコンピューターシステム（1995年8月14〜15日）。SPARC64 +：HALの第2世代64ビットSPARCプロセッサ。ホットチップスVII。
HALコンピューターシステム（1999年4月29日）。SPARC64I製品概要。
HALコンピューターシステム（1999年4月29日）。SPARC64II製品の概要。
HALコンピューターシステム（1999年4月29日）。SPARC64III製品の概要。
グウェンナップ、リンリー（1995年3月6日）。「HALはマルチチップSPARCプロセッサを明らかにします」。マイクロプロセッサレポート。
歌、ピーター（1997年12月8日）。「HALはSPARC64をシングルチップにパックします」。マイクロプロセッサレポート。