V-11
はマイクロチップについてです。その他の使用法については、V11を参照してください コードネーム「Scorpio」のV-11は、Digital Equipment Corporation（DEC）によって開発および製造されたVAX 命令セットアーキテクチャ（ISA）のミニプロセッサチップセット実装です。
V-11マイクロプロセッサチップセットを含むVAX8200ミニコンピュータのKA820-AACPUモジュール
コンテンツ
1 歴史
2 説明
2.1 ROM / RAMチップ 2.2 I / Eチップ 2.3 Mチップ 2.4 Fチップ 2.5 キャッシュ 2.62.6 物理的
3 参考文献
4 参考文献
5 外部リンク
歴史
V-11は、Digitalの最初のVAXマイクロプロセッサ設計でしたが、MicroVAX78032に続いて2番目に出荷されました。これは、1984年にMicroVAX 78032と一緒に開催された第39回国際固体回路会議で発表され、1986年初頭に5 MHz（200 nsサイクルタイム）で動作し、1987年に6.25 MHz（160 nsサイクルタイム）で動作するシステムに導入されました。V-11はDEC独自のものであり、VAX 8200、VAX 8250、VAX 8300、およびVAX8350 ミニコンピューターでのみ使用されていました。およびVAXstation8000 ワークステーション。
5 MHzでは、V-11はVAX-11 / 780 スーパーミニコンピューターとほぼ同じように動作しました。6.25 MHzでは、VAX-11 / 780の約1.2倍の速度で動作しました。
V-11は、超大規模集積回路（VLSI）集積回路（IC）を開発および製造する機能をDECに提供することを目的とした蠍座プログラムの一部でした。プログラムの他の側面は、新しいコンピューター支援設計（CAD）スイートと半導体プロセスの開発であり、その結果はそれぞれCHASとZMOSです。ZMOSは、DECによって完全に開発された最初の半導体プロセスでした。
説明
V-11は、主にI / Eチップ、Mチップ、Fチップ、および5つのROM / RAMチップで構成されるマルチチップ設計でした。VAXISAのサブセットを実装したMicroVAX78032とは異なり、V-11は完全なVAX実装であり、304のすべての命令と17のデータタイプ（バイト、ワード、ロングワード、クアッドワード、オクタワード、Fフローティング、D-）をサポートしていました。フローティング、Gフローティング、Hフローティング、ビット、可変長ビットフィールド、文字列、末尾の数値文字列、先頭の個別の数値文字列、パック10進文字列、絶対キュー、および自己相対キュー）。
チップセット内のチップは、MIB、DAL、PAL、およびCALの4つのバスに接続されていました。MIB（マイクロ命令バス）は、制御ストアからI / EおよびFチップにマイクロ命令制御信号とアドレスを伝送しました。MIBは40ビット幅で、マイクロワードと同じ幅であり、パリティで保護されています。DALは、I / E、M、Fチップ、キャッシュ、バックアップ変換バッファRAM、およびポートインターフェイスとの間でデータアドレスを伝送する32ビットのパリティ保護バスです。
ROM / RAMチップ
ROM / RAMチップ（DC327）は、パッチ可能なコントロールストアの5分の1を実装しました。これには、16，384 x 8ビット（16 KB）の読み取り専用メモリ（ROM）、1，024 x 8ビット（1 KB）のランダムアクセスメモリRAM、および32 x 14ビットの連想メモリ（CAM）が含まれていました。ROMにはコントロールストアが含まれ、RAMはコントロールストアのパッチを保持するために使用されていました。ROM / RAMは、98，040 mil 2（63.25 mm 2）の領域で344 mil x 285 mil（8.74 mm x 7.24 mm）のダイ上の208，000個のトランジスタで構成されていました。1Wを消費しました。
I / Eチップ
I / Eチップ（DC328）には、命令バッファー、マイクロシーケンサー、実行ユニット、およびミニトランスレーションバッファー（MTB）が含まれていました。命令バッファは、プリフェッチされた命令を保持する2エントリの32ビットバッファです。多数の命令を実行できる状態に維持することで、パフォーマンスが向上しました。ハードウェアは、命令バッファを常にいっぱいに保とうとしました。実行ユニットは、VAX ISAによって定義された16個の32ビット汎用レジスタ、算術論理演算装置（ALU）、およびシフターで構成されていました。MTBは、トランスレーションルックアサイドバッファー（TLB）です。これには、5つのページテーブルエントリ（PTE）が含まれ、1つは命令用、4つはデータ用です。ミスが発生した場合は、Mチップのバックアップトランスレーションバッファ（BTB）が使用されます。I / Eチップは、126，732 mil 2（81.76 mm 2）の領域で354 mil x 358 mil（8.99 mm x 9.09 mm）のダイ上の60，000個のトランジスタで構成されていました。それは5Wを消費しました。
Mチップ
Mチップ（DC329）は、メモリ管理と割り込み処理を担当していました。これには、バックアップトランスレーションバッファ（BTB）タグ、キャッシュタグ、および内部プロセッサレジスタが含まれていました。Mチップには、VAXアーキテクチャで定義されたI / O機能も含まれており、チップセットのクロック信号を生成しました。
バックアップトランスレーションバッファは、基本的に、MTBのミスを処理するトランスレーションルックアサイドバッファ（TLB）でした。BTBには512ページテーブルエントリ（PTE）が含まれ、そのうち256はシステムスペースページ用で、256はプロセススペースページ用でした。Mチップには128個のBTBタグがあり、4つのPTEごとに1つBTBは外部RAMで実装されました。
26個の内部プロセッサレジスタがあり、複数のサイクルを必要とする複雑な命令を実行するときに一時的なストレージとしてマイクロコードによって使用されます。
Mチップは、112，548 mil 2（72.61 mm 2）の面積で339 mil x 332 mil（8.61 mm x 8.43 mm）のダイ上の54，000個のトランジスタで構成されていました。3Wを消費しました。
Fチップ
Fチップ（DC330）には、浮動小数点ユニット（FPU）が含まれていました。ほとんどのVAX浮動小数点命令と、VAXアーキテクチャで定義されているf_floating、
d_floating、およびg_floatingデータ型を
サポートし、整数の除算および乗算命令の実行も担当していました。Fチップは、I / Eチップからオペコードを受信し、MIBバスを介してコントロールストアからマイクロ命令を受信しました。オペランドは、結果の書き戻しにも使用されるDALバスを介してメモリまたは汎用レジスタから受信されました。これは、98，208 mil 2（63.36 mm 2）の領域で、341 mil x 288 milのダイ（8.66 mm x 7.32 mm）上の29，600個のトランジスタで構成されていました。2.5Wを消費しました。
Fチップは、PDP-11の実装であるJ-11マイクロプロセッサチップセットに属するFPAの派生物でした。FチップはV-11用に開発された完全に新しい設計であるはずでしたが、MicroVAX 78032の開発と同じように迅速に完成できるように、V-11を簡素化する取り組みの一環として、派生物を優先してキャンセルされました。始めた。
キャッシュ
V-11には、外部8KBのプライマリキャッシュがキャッシュは物理的にアドレス指定されており、64バイトのキャッシュブロックが
物理的
V-11チップセットには、2つのレベルの相互接続を備えた3.0 µmのNMOSプロセスであるDigitalのZMOSプロセスで製造された9つのダイにまたがる合計1，183，600個のトランジスタが含まれていました。
参考文献
「KA820 / KA825プロセッサテクニカルマニュアル、第3版、1987年4月」。EK-KA820-TM-003。デジタルイクイップメントコーポレーション。
参考文献
ジョンソン、WN; ウェストバージニア州ヘリック; Grundmann、WJ（1984年10月）。「VLSIVAXチップセット」。IEEE Journal of Solid-State Circuits 19（5）：663–674。
ジョンソン、W。（1984年2月）。「VLSIスーパーミニコンピューターCPU」。テクニカルペーパーのISSCCダイジェスト：174–175。
外部リンク
コンピュータ史シミュレーションプロジェクトの「V-11」