XAPプロセッサ – 日本語百科事典辞書

XAP_processor

「XAPプロセッサ」
XAPプロセッサがあるのRISC プロセッサによって開発されたアーキテクチャケンブリッジコンサルタント1994 XAPプロセッサはのファミリーであるので、16ビットと32ビットで使用するために意図されているすべてがコア、特定用途向け集積回路またはASICチップ設計。XAPプロセッサは、Bluetooth、ZigBee、GPS、RFID、近距離無線通信などのセンサーまたはワイヤレスアプリケーション用のミックスドシグナル集積回路で使用するために設計されました。チップ。通常、これらの集積回路は、バッテリー駆動でエネルギー消費量が少なくなければならない低コストで大量の製品に使用されます。ワイヤレスセンサーネットワークや補聴器などの医療機器など、XAPプロセッサが効果的に使用されている他のアプリケーションも
XAPソフトプロセッサは、いくつかの内に実装されたオンチップ設計スタイル自走式など、非同期回路、1-の-4符号化、完全同期回路、とFPGA。これは、オンチップ設計スタイル間の公正な比較を行うのに役立ちます。

コンテンツ
1 歴史
1.1 XAP1 1.2 XAP2 1.3 XAP3 1.4 XAP4 1.5 XAP5 1.6 XAP6
2 特徴
3 参考文献
4 外部リンク

歴史

XAP1
最初のXAPプロセッサはXAP1で、1994年に設計され、CambridgeConsultantsの多くのワイヤレスおよびセンサーASICプロジェクトで使用されました。これは、オンチップの読み取り専用メモリまたはROMに格納されたプログラムを実行するための、16ビットのデータバスと18ビットの命令バスを備えた非常に小さい3，000ゲートのハーバードアーキテクチャの16ビットプロセッサでした。データと命令はそれぞれ個別の16ビットアドレスバスによってアドレス指定されました。

XAP2
より強力なXAP2が開発され、1999年から使用されました。また、ハーバードアーキテクチャと16ビットデータを備え、フラッシュやその他のオフチップメモリでのプログラムストレージに適した従来の16ビット命令幅を採用しました。大規模なプログラムは、命令用の24ビットアドレスバスに対応し、データ用の16ビットアドレスバスがありました。XAP2は、割り込みをサポートする12，000ゲートのプロセッサであり、C コンパイラとそのアセンブリ言語用のXAPASMアセンブラを含むソフトウェアツールチェーンでした。XAP2は、Cambridge ConsultantsのASIC設計でも使用され、半導体知的財産コアまたはIPコアとして他の半導体企業にも提供されました。
XAP2は3つので採択されたファブレス半導体会社ケンブリッジコンサルタントから出現：CSR PLC（ケンブリッジ・シリコン・ラジオ）は、携帯電話とヘッドセットのためのBluetoothチップの主要プロバイダです。Ember Corporationは、ZigBeeチップの大手サプライヤーです。Cyan Technologyは、XAP2を搭載したマイクロコントローラーを提供しています。結果として、他のライセンシーやケンブリッジコンサルタントのASICプロジェクトと組み合わせると、現在、世界中で10億（10億）を超えるXAPプロセッサが使用されています。

XAP3
XAP3は、2003年にCambridge Consultantsで設計された実験的な32ビットプロセッサでした。最新のCMOS半導体プロセステクノロジを使用して、低コスト、低エネルギーのASIC実装向けに最適化されました。命令セットは、高いコード密度を実現するためにGNUGCC用に最適化されました。XAP3は、プログラムとデータ用に論理的に共有されたアドレス空間を備えたフォンノイマンアーキテクチャを使用したケンブリッジコンサルタントの最初のプロセッサでした。物理プログラムメモリは、フラッシュまたはワンタイムプログラマブルEPROMまたはSRAMである可能性がASIC設計は、設計時にプログラム（命令）とデータの間の分割を事前に決定する必要がない単一のメモリを使用することによって簡素化されました。GCCコンパイラを使用したXAP3の命令セットは、非常に高いコード密度を生成しました。これにより、プログラムメモリのサイズが削減され、チップの単価が削減され、エネルギー消費量が削減されました。

XAP4
2005年には、さらなるプロジェクト要件により、XAP3で得られた経験とASIC設計の進化する要件を考慮して、XAP2に取って代わるように設計された新しい16ビットプロセッサXAP4が登場しました。XAP4は、プログラム、データ、および周辺機器用に合計64キロバイトのメモリをアドレス指定できる、非常に小さい12，000ゲートのフォンノイマンバスの16ビットプロセッサコアです。それは50の領域で良好な性能と組み合わさ高いコード密度提供ドライストーン MIPS 80 MHzでクロックされたときに。XAP4は、アナログ-デジタルコンバーター（ADC）または同様のソースによってキャプチャされた実世界のデータを処理できる最新のASICまたはマイクロコントローラーアプリケーションで使用するために設計されました。プロセッサの16ビット整数ワードは、32ビットプロセッサのオーバーヘッドを負担することなく、ほとんどのADCの精度をサポートします。XAP4は、パフォーマンスとプログラムサイズの向上が必要なアプリケーションで、8051などの8ビットプロセッサからの移行パスも提供しますが、32ビットプロセッサのコストとオーバーヘッドを正当化することはできません。XAP4レジスタ（すべて16ビット）は次のとおりです。8汎用、プログラムカウンター、ベクトルポインター、フラグ、情報、BRKE、2ブレークポイント。XAP4命令は16ビットと32ビットです。XAP4コンパイルチェーンはGNUGCCとBinutilsに基づいています。

XAP5
このアーキテクチャの拡張バージョンの開発は2006年に開始され、2008年7月に発表されたXAP5になりました。XAP5は24ビットアドレスバスを備えた16ビットプロセッサであり、最大16Mバイトのメモリからプログラムを実行できます。。XAP4とXAP5は、どちらも2ステージの命令パイプラインで実装されており、低周波数でクロックされたときにパフォーマンスを最大化します。これは、プロセッサのハードウェアサイズを最小限に抑えるため（XAP5コアは18，000ゲートを使用）、小型で低エネルギーのASICの要件に合わせて調整され、比較的低速でクロックされる設計に適合して、ASICの動的消費電力を削減し、から直接プログラムを実行します。アクセス時間が遅いフラッシュまたはOTPメモリ。XAP5の一般的なクロック速度は、0.13プロセスで16〜100MHzの範囲です。XAP5には、ベクターポインターやアドレス変換ウィンドウなど、Flashからプログラムを実行するのに適した特別な設計機能がこれらを組み合わせることで、物理メモリのどこに格納されているかに関係なく、プログラムのインプレース実行とプログラムの再配置が可能になります。XAP4レジスタ（16ビットおよび24ビット）は次のとおりです。8汎用、プログラムカウンター、ベクトルポインター、フラグ、情報、BRKE、4ブレークポイント。XAP5命令は、16、32、および48ビットです。XAP5コンパイルチェーンはGNUGCCとBinutilsに基づいています。

XAP6
XAP6は32ビットプロセッサであり、2013年に発売されました。XAP4およびXAP5と同じタイプのロードストアアーキテクチャを備えていますが、データとアドレス用に32ビットレジスタと32ビットバスを備えています。XAP6aの実装には、3段階の命令パイプラインがすべてのXAPプロセッサと同様に、XAP6は、低コスト、低エネルギー、簡単な検証のために最適化されています。XAP6は、小型の低エネルギーASIC向けに調整されており、プロセッサのハードウェアサイズを最小限に抑えます（XAP6コアは30，000ゲートを使用します）。XAP6レジスタ（すべて32ビット）は次のとおりです。8汎用、プログラムカウンター、ベクトルポインター、グローバルポインター、フラグ、情報、BRKE、4ブレークポイント。XAP6命令は、16、32、および48ビットです。XAP6コンパイルチェーンはGNUGCCとBinutilsに基づいています。

特徴
XAP4、XAP5、およびXAP6はすべて、ロードストアRISCアーキテクチャで設計されており、乗算、除算、ブロックコピー/ストア、および関数の開始/終了のためのマルチサイクル命令で補完され、最大の効率を実現します。Cambridge Consultantsのエンジニアは、これらのプロセッサがプリエンプティブイベントを処理でき、高速な割り込み応答を備えたリアルタイムオペレーティングシステムを実行する必要があることを認識していました。その結果、プロセッサは、特権オペレーティングシステムおよび割り込みハンドラコードからユーザーコードを分割する保護されたソフトウェア動作モードのハードウェアおよび命令セットサポートを使用して設計されています。XAPプロセッサハードウェアは、イベントに応答してモード遷移とコールスタックを管理し、このアプローチにより、高速で確定的な割り込み応答が保証されます。保護された動作モードにより、安全または信頼できるシステムであり、高可用性を提供するチップ上のシステムを設計できます。
現在のXAPプロセッサは、Verilogハードウェア記述言語を使用して設計されており、テストベンチを使用したロジックシミュレーションおよびロジック合成の準備ができたRTLコードとして提供されます。これらは、CambridgeConsultantsのxIDEソフトウェア開発ツールとSIFデバッグテクノロジーでサポートされています。これらのプロセッサとツールにより、機能検証とソフトウェア検証が可能になり、プロジェクトのリスクが軽減され、タイムスケールが加速され、特にソフトウェアエンジニアリングの所有コストが削減されます。

参考文献
^ Bの A.セオドアMarkettos。「安全なハードウェアに対するアクティブな電磁攻撃」。2011年。
^ フィリップリン。「ソフトコアはデザインを吸収する」。新しいエレクトロニクス。2005年。

外部リンク
ケンブリッジコンサルタントのホームページ
CambridgeConsultantsからのXAP情報